

1. 在定点纯小数的机器中，下述（ ）说法是正确的。
A. 原码、移码均能表示-1 B. 原码、补码均能表示-1
C. 补码、移码均能表示-1 D. 原码、移码、补码均不能表示-1

2. 字长为 8 位的有符号整数，移码能表示的范围是：（ ）
A. -127~-+128 B. -256~-+256 C. -127~-+127 D. -128~-+127

3. IEEE754 浮点数规定尾数用（ ）编码表示。
A. 补码 B. 移码 C. 原码 D. 反码

4. 根据补码一位乘法运算法则（布斯法），乘积的符号应为（ ）的结果。
A. 被乘数与乘数的符号位进行与运算
B. 被乘数与乘数的符号位进行或运算
C. 被乘数与乘数的符号位进行异或运算
D. 被乘数与乘数的符号位连同数值位一起进行运算



5. 在二进制补码的定点加法器中，判断溢出的可以是（ ）。
- A. 最高符号位产生进位
 - B. 符号位进位与最高数值位进位同时产生
 - C. 用双符号位表示数符，当运算结果的两个符号位不相同时
 - D. 用双符号位表示数符，当运算结果的两个符号位相同时
6. 取指令机器周期中，为从内存读取指令操作码，CPU 送到地址总线上的是（ ）。
- A. 程序计数器 PC
 - B. 指令寄存器 IR
 - C. 标志寄存器 PSW
 - D. 通用寄存器 GR
7. 寄存器间接寻址方式中，操作数存放在（ ）中。
- A. 寄存器
 - B. 指令
 - C. 主存
 - D. 控存
8. 在 CPU 中，用于存放下一条要执行指令的内存地址的寄存器是（ ）。
- A. 指令寄存器
 - B. 程序计数器 PC
 - C. 地址寄存器
 - D. 标志寄存器



9. 下面关于浮点运算器的描述:

- (1) 浮点运算器可用两个关联的定点运算器部件——阶码部件和尾数部件来实现
- (2) 阶码部件可实现加, 减, 乘, 除四种运算
- (3) 阶码部件只进行阶码相加、相减和比较操作
- (4) 尾数部件只进行乘法和除法运算

其中正确的是()。

- A. (1)和(2)
- B. (1)和(3)
- C. (2)和(4)
- D. (3)和(4)

10. 下面关于 RISC 指令系统相关概念的描述中, 正确的表述是()。

- A. 指令系统复杂、指令功能强大
- B. 寄存器的个数非常多
- C. 有多种指令可以访问主存
- D. 控制器多采用微程序方式实现。

11. 下列关于闪存 (Flash Memory) 的叙述中, 错误的是()。

- A. 信息可读可写, 并且读、写速度一样快
- B. 存储元由 MOS 管组成, 是一种半导体存储器
- C. 掉电后信息不丢失, 是一种非易失性存储器
- D. 采用随机访问方式, 可替代计算机外部存储器



12. 某计算机主频为 1GHz，程序 P 运行过程中，共执行了 10000 条指令，其中 90% 的指令执行平均需 1 个时钟周期，10% 的指令执行平均需 8 个时钟周期。程序 P 的平均 CPI 和 CPU 执行时间分别是（ ）。

- A. 17, 17ms B. 1.7, 17ms C. 17, 17 μ s D. 1.7, 17 μ s

13. 在下面的存储器中，存储的信息不会因断电而丢失是（ ）。

- A. SRAM B. EPROM C. DRAM D. SDRAM

14. 指令 PUSH BX 执行后，内容发生改变的寄存器是（ ）。

- A. BX B. PSW C. SP D. SI

15. 下列说法中，不属于微指令结构设计所追求的目标是（ ）。

- A. 提高微程序的执行速度 B. 提高微程序设计的灵活性
C. 缩短微指令的长度 D. 增大控制存储器的容量



1. 若 $[X]_{\text{补}} = 1.X_1X_2X_3X_4$, 为使 $-\frac{1}{2} \leq x < -\frac{1}{4}$ 成立, $X_1X_2X_3X_4$ 应当满足什么条件?

2. 若机器字长为 8 位, 定点整数表示。已知 $[-X]_{\text{补}} = 10101101$, $[2Y]_{\text{补}} = 10011001$,
请 (1) 求出 $[X]_{\text{补}}$ 和 $[Y]_{\text{补}}$ (2) 变形补码计算 $[X-Y]_{\text{补}}$, 并判断结果是否溢出。

3. 浮点数字长 20 位, 阶码 8 位 (其中包括阶符 1 位), 尾数 12 位 (其中包括数符 1 位)。若阶码用补码表示, 尾数也用补码表示。请分析该规格化浮点数所能表示的负数范围是多少?

I

4. 某模型机中内存按字节编址, 转移指令采用相对寻址、由 2 字节构成, 第 1 字节为指令操作码, 第 2 字节为相对位移量。CPU 每从内存读出一个字节, PC 自动加 1。

(1) CPU 读取指令后, 在执行阶段该指令存放在哪个寄存器中?

(2) 若某转移指令操作码存在内存地址 4500H 中, 相对位移量 (补码) 为 FCH 在其下一地址中, 则成功转移的目的地址是多少?





5. 若微程序控制器的微指令字长为 32 位，其控制域包括 5 个字段，各字段所包含的互斥微命令分别有 7 个、8 个、5 个、15 个和 16 个。另外控制产生次（后继）地址的条件有 6 种。试说明该微程序控制器最多可用几位来表示次（后继）地址？控制存储器的容量为多少？

三、(本题 12 分) 已知 $[X]_s = 0.011001$, $[Y]_s = 1.011001$ (最高位为符号位),

- (1) 分别求解 $[X]_原$ 以及 $[Y]_原$;
- (2) 利用原码一位乘求解乘积 $[X \cdot Y]_原$, 要求给出计算过程;
- (3) 利用原码二位乘求解乘积 $[X \cdot Y]_原$, 要求给出计算过程。

四、(共 12 分) 某 CPU 地址总线为 A19-A0, 数据总线为 D7-D0, 内存读信号为 MEMR , 内存写信号为 MEMW 。若采用下图所示 4 位 SRAM 芯片以及 3-8 译码器, 实现 60000H~63FFFH 的内存区域, 说明采用何种扩展方式以及原因, 并画出连接电路图。



1. 请编写汇编语言程序完成如下功能：从内存 40000H 地址开始，有连续的 1000 个字节，试统计该内存区域中偶数的个数，并把结果存放在 BL 中。

2. 读下面的程序，说明这段程序的功能。

BUF1 DB 100 DUP (?)	JBW LOWER
BUF2 DB 100 DUP (?)	STD
MOV AX, SEG BUF1	ADD SI, CX
MOV DS, AX	DEC SI
LEA SI, BUF1	ADD DI, CX
MOV AX, SEG BUF2	DEC DI
MOV ES, AX	JMP MOVEM
LEA DI, BUF2	LOWER: CLD
MOV CX, 100	MOVEM: REP MOVSB
CMP DI, SI	HLT






六、(本题 12 分) 某计算机框图如下, 虚线框内为 CPU。其内部总线及内部寄存器均为 16 位, 主存储器按 16 位编址, MAR 和 MDR 为主存 MM 的地址寄存器和数据寄存器, Mread、Mwrite为主存 MM 的读、写信号。请参照下面例子, 使用微操作或微命令描述指令“AND [BX], AX”在取指令、取操作数、操作、写回四个阶段的微操作。

例如:

MOV AX, 1234 指令在取指令阶段的操作为:

PC→AR
 IR→AB
 AB→MAR
Mread, PC+1
MDR→DB
 DB→DR
 DR→IR



给定两个十六进制表示的 32 位单精度浮点数: A = 40490FDBH, B = C0C90FDAH。请完成以下任务:

- 根据 IEEE 754 标准,解释 A 和 B 的二进制形式,包括符号位、指数位和尾数位;
- 将 A 和 B 相加,得到和 S, 请计算 S 的数值,并给出浮点加法的过程,包括对阶、尾数求和、规格化等步骤。

